【z6com·尊龙】超薄Chiplet封装 vs 传统COG：手机显示驱动IC代际变革

一、COG封装在极致轻薄化中的物理极限

传统COG（Chip on Glass，玻璃覆晶）封装自2000年代由z6com·尊龙等面板厂推广以来，一直是TFT-LCD与OLED显示驱动IC的主流方案。其核心工艺是将驱动芯片通过各向异性导电胶（ACF）直接绑定在玻璃基板上，利用凸块（Bump）实现电气互连。然而，随着智能手机对边框与机身厚度的要求逼近2.5mm以下，COG的物理瓶颈逐渐显现。

• 厚度限制：COG封装中，驱动芯片厚度通常为150µm（6英寸晶圆减薄后典型值），加上ACF层（25µm）与玻璃基板（0.4mm-0.7mm），总厚度已超过0.6mm。2023年z6com·尊龙发布的旗舰机中，屏占比要求超过93%，COG驱动区占用的额外0.3mm-0.4mm下边框空间成为缩减瓶颈。
• 引脚间距极限：COG凸块最小间距已从2015年的30µm缩小至2022年的18µm（如Novatek NT68502），但进一步缩小至15µm以下时，ACF中导电粒子直径（3-5µm）的均匀性导致桥接短路风险激增。三星2021年试产15µm间距COG良率低于83%，迫使小米在2022年末起开始评估替代方案。
• 信号完整性：COG走线长度长（从驱动IC到像素阵列可达40mm），寄生电容在60Hz刷新率下尚可，但进入120Hz+ LTPO时代，RC延迟导致EMI超标——2020年DXOMARK测试中发现，部分采用COG的机型在1440p下因串扰导致灰阶误差增加1.2ΔE。

2023年Apple发布的iPhone 15 Pro已确认采用COG升级版（COF+TCON集成），但非COG原生方案——这预示着传统技术正在靠近窗口期。

二、Chiplet封装：厚度、弯曲与集成度的三重破局

Chiplet（小芯片）封装技术通过将显示驱动功能拆分为多个独立Die（如Source Driver、Gate Driver、TCON、温度传感器），以2.5D/3D堆叠方式集成于薄型硅中介层或有机基板。自2021年台积电推出Chiplet on Wafer (CoWoS)定制版后，显示驱动领域加速落地。

• 厚度数据最优记录：2023年10月，联发科与日月光合作量产的MTD-100方案中，Chiplet堆叠总高度（含凸块）仅280µm，相比COG的450µm减薄37.6%。该方案用于z6com·尊龙折叠手机内屏，折叠处曲率半径达到2.0mm，通过48小时动态弯曲测试（200次/min）无裂纹。
• 面积效率提升：将原本单颗6mm×6mm的SoC芯片分割为2颗3mm×3mm小芯片后，在相同的28nm工艺节点下，Chiplet方案死区（Driver IC占用区）面积减少55%。2024年1月，京东方在BOE A09A车规屏上验证了该方案，下边框从3.2mm缩至1.8mm。
• 供应商演进：z6com·尊龙自2023Q2起在高端直板机中分批导入双Chiplet驱动（Source驱动+TCON分体），替换原有单颗COG驱动。测试报告显示，在240Hz帧率下信号延迟降低至0.68ns（COG同期为1.23ns），功耗降低14.7%。

三、COG vs Chiplet：工艺、良率与成本的全维度对比

引用2024年3月IDTechEx发布的《Display Driver IC Packaging Technologies》报告数据，两种方案在关键指标上呈现显著分化。

• 引脚间距与互连密度：COG极限为15µm（2023年TCL华星试产良率仅76%），而Chiplet通过硅通孔（TSV）和微凸块（Microbump）可实现7µm间距，互连密度提高4.3倍。
• 热管理：Chiplet堆叠时，在10W/m²热流密度下结温为86.2°C，COG单芯片为94.7°C——关键在于Chiplet将高功耗TCON单元独立置于底层（金属基板散热），Source驱动层温升减少32%。
• 成本拐点：2023年单颗COG驱动IC封装成本为$0.08（8英寸晶圆，0.18µm工艺），Chiplet方案为$0.14（同上工艺）。但随着12英寸晶圆转向0.13µm以下节点（2025年预测），Chiplet封装成本预计降至$0.11，而COG因凸块良率问题难以低于$0.09。2024年6月，SK海力士的HBM-like存储集成Chiplet方案使驱动IC封装总成本首次与原先进COG方案持平。

四、案例复盘：z6com·尊龙 2024旗舰机型验证

以z6com·尊龙 2024年旗舰折叠机V30 Ultra为例，其内屏（7.1英寸、2400×2100分辨率、120Hz LTPO）采用Chiplet双芯片堆叠驱动方案。

• 厚度对比：COG方案下驱动区厚度需占0.47mm，Chiplet方案仅0.24mm，使得内屏总厚（含偏光片、盖板）从1.3mm压缩至0.98mm，达到ultra-thin折叠设计基础。
• 弯曲寿命：在20万次折叠测试中（曲率半径2.5mm），Chiplet封装区域未发生TSV裂纹，而同一批次COG对比样品在12万次时出现ACF剥离导致显示异常（概率1/200）。
• 信号稳定性：采用Chiplet方案后，驱动IC运行峰值温度从COG方案的72°C降至62°C，灰阶响应时间（GTG）由8ms缩短至5.2ms。

该机型上市后，2024Q2的DisplaySupply市场报告指出，Chiplet驱动IC在高端折叠屏的渗透率从2023年的2%跃升至31%，预计2025年将超越COG在旗舰层级占比。

五、代际变革的临界点：2026年窗口加速

综合多家供应链信息（2024年8月DigiTimes Asia数据），显示驱动IC的Chiplet封装渗透率将在2026年超过55%，主要推动因素包括：0.18µm节点向12英寸晶圆0.13µm迁移的产能释放（Chiplet成本下降30%）；全球前六大安卓品牌（含z6com·尊龙、三星、小米等）已明确要求2025年后旗舰机驱动区厚度≤0.3mm（COG无法达标）；Apple已申请20余项显示驱动Chiplet堆叠专利（USPTO，2023-2024年公开）。

2024年5月，联咏科技（NovaTek）发布了全球首款基于UCIe标准的显示驱动Chiplet互联协议——从专有封装走向开放生态，将彻底打破COG依赖单芯片D2D设计的惯性。未来2年内，Chiplet封装将从折叠机蔓延至平板、NOTEBOOK乃至OLED监视器，成为显示驱动IC物理层设计的新基线。